# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-028060

(43) Date of publication of application: 04.02.1994

(51)Int.Cl.

G06F 1/24

(21)Application number: 04-183737

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

10.07.1992


(72)Inventor: NOMA MOTONOBU

## (54) RESET CIRCUIT FOR CPU

## (57)Abstract:

PURPOSE: To obtain a CPU reset circuit capable of holding contents stored in an internal RAM without clearing them even when a reset switch is operated.

CONSTITUTION: A reset switch 6 is connected to an interruption terminal INT of a CPU 1, which includes an initializing routine for the reset switch 6 independently of an initializing routine for power ON. When a reset signal is inputted from the switch 6, the CPU 1 transfers processing to the reset switch initializing routine and initializes only another circuit without clearing the stored contents of the internal RAM 3.



## (19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平6-28060

(43)公開日 平成6年(1994)2月4日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 1/24

7165-5B

G06F 1/00

3 5 1

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特願平4-183737

(22)出願日

平成 4年(1992) 7月10日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目 2番 3号

(72)発明者 野間 元暢

香川県丸亀市蓬萊町8番地 三菱電機株式

会社丸龟製作所内


(74)代理人 弁理士 高田 守

## (54)【発明の名称】 CPUのリセット回路

## (57)【要約】

【目的】 CPUのリセット回路に関し、リセットスイ ッチを操作しても内部RAMの記憶内容については保持 されたままでクリアされることのないCPUのリセット 回路を提供することを目的とする。

【構成】 リセットスイッチ6をCPU1の割り込み端 子INTに接続するとともに、電源投入時の初期化ルー チンとは独立したリセットスイッチ用の初期化ルーチン を内蔵し、前記リセットスイッチ6からリセット信号が 入力されたときは前記リセットスイッチ用の期化ルーチ ンに処理を移行し、内部RAM3の記憶内容をクリアす ることなく他の回路のみを初期化するようにした。



## 【特許請求の範囲】

【請求項1】 リセットスイッチをCPUの割り込み端 子に接続するとともに、電源投入時の初期化ルーチンと は独立したリセットスイッチ用の初期化ルーチンを内蔵 し、

前記リセットスイッチからリセット信号が入力されたと きは前記リセットスイッチ用の期化ルーチンに処理を移 行し、内部RAMの記憶内容をクリアすることなく他の 回路のみを初期化するようにしたことを特徴とするCP ひのリセット回路。

## 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】この発明は、CPUのリセット回 路に関するものである。

### [0002]

【従来の技術】図3に、制御機器などにコントローラと して組み込まれた従来のワンチップ・マイクロコンピュ ータのリセット回路の構成を示す。図において、1はC PU、2はROM、3はRAM、4は制御対象との間を 結ぶ入出力(I/O)インターフェース、5は電源ON 20 時に自動的にリセットをかけるパワーオンリセット回 路、6は手動リセットをかけるためのリッセットスイッ チである。パワーオンリセット回路 5 とリセットスイッ チ6は、CPU1のリセット端子RSTにそれぞれ接続 されている。

【0003】次に、図4のフローチャートを参照して、 前記従来のリセット回路の動作につき説明する。電源が ONされると (ステップS 4 1) 、パワーオンリセット 回路5が作動し(ステップS42)、CPU1のリセッ ト端子RSTにリセット信号が与えられる。

【0004】すなわち、電源がONされると、パワーオ ンリセット回路5内のコンデンサ51が抵抗52を通じ て所定の時定数で充電され、この時定数で決定される一 定時間の間、所定のスレッショルドレベル以下のリセッ ト信号がCPU1のリセット端子RSTへ入力される。 なお、ダイオード53は、電源OFF時のコンデンサ5 1の放電用である。

【0005】CPU1は、このリセット信号の入力によ り初期化ルーチンへ移行し、RAM3のチェックを行っ た後(ステップS43)、RAM3の記憶内容を零クリ 40 アするとともに(ステップS44)、他の必要な回路、 例えばCPU1内のレジスタやI/Oインターフェース などの周辺回路を初期化する。この初期化処理が終了す ると、処理はメインルーチンへ移り(ステップS4 5)、メインルーチンで定められた所定の制御を繰り返 し実行する。

【0006】ここで、リセットスイッチ6をONし、リ セット端子RSTにリセット信号を入力すると (ステッ プS46)、CPU1の処理はメインルーチン (ステッ

チンへ飛び、RAM3のチェックおよびその記憶内容の 零クリアを行った後、再びメインルーチン(ステップS 45) へ戻ってメインルーチンの処理を最初からやり直 す。

## [0007]

【発明が解決しようとする課題】従来のCPUのリセッ ト回路の場合、リセットスイッチ6を操作してリセット をかけると、それまでRAM3に記憶されていた内容が クリアされてしまうという問題があった。マイクロコン 10 ピュータを組み込んだ制御対象によっては、リセット 時、RAM3の記憶内容はクリアすることなくそのまま 保持し、その保持データを用いてメインルーチンの処理 を再開した方がよい場合もある。従来のリセット回路は このような場合にまったく対処することができなかっ

【0008】この発明は前記のような課題を解決するた めになされたもので、リセットスイッチを操作しても内 部RAMの記憶内容についてはそのまま保持されてクリ アされることのないCPUのリセット回路を提供するこ とを目的とするものである。

## [0009]

【課題を解決するための手段】前記目的を達成するた め、この発明に係るCPUのリセット回路は、リセット スイッチをCPUの割り込み端子に接続するとともに、 電源投入時の初期化ルーチンとは独立したリセットスイ ッチ用の初期化ルーチンを内蔵し、前記リセットスイッ チからリセット信号が入力されたときは前記リセットス イッチ用の期化ルーチンに処理を移行し、内部RAMの 記憶内容はクリアすることなく他の回路のみを初期化す るようにしたものである。

## [0010]

30

【作用】この発明に係るCPUのリセット回路の場合、 リセットスイッチからリセットがかけられると、処理は リセットスイッチ用の初期化ルーチンへ飛び、内部RA Mの記憶内容はクリアすることなく保持したままで、他 の回路のみを初期化する。したがって、リセット後で も、RAMの内容はそのまま残っているので、このRA Mの記憶内容を用いてメインルーチンの処理を再開する ことができる。

#### [0011]

【実施例】以下、図面を参照して本発明の実施例につき 説明する。図1に、この発明に係るリセット回路の1実 施例を示す。図において、1はCPU、2はROM、3 はRAM、4は制御対象との間を結ぶ入出力(I/O) インターフェース、5は電源ON時に自動的にリセット をかけるパワーオンリセット回路、6は手動リセットを かけるためのリッセットスイッチである。

【0012】本発明の場合、パワーオンリセット回路5 については、従来のリセット回路と同様に、CPU1の プS45)から再びステップS43,44の初期化ルー 50 リセット端子RSTに接続されるが、リセットスイッチ

6については、CPU1の割り込み端子INTに接続される。さらに、ROM2中には、パワーオンリセット回路5によるリセットのための初期化ルーチン(図2中のステップS43,44の処理)の他に、リセットスイッチ用の初期化ルーチン(図2の中のステップS47の処理)を用意しておく。このリセットスイッチ用の初期化ルーチンは、少なくともRAM3の記憶内容についてはクリアしないようなプログラムとなっている。

【0013】次に、図2のフローチャートを参照して、前記実施例の動作につき説明する。電源がONされると 10 (ステップS41)、従来と同様にパワーオンリセット 回路5によってパワーオンリセットがかかり (ステップS42)、パワーオンリセット用の初期化ルーチン (ステップS43,44)が実行されるた後、メインルーチンへ移行する (ステップS45)。

【0014】ここで、リセットスイッチ6をONしてリセットをかけると(ステップS46)、このリセット信号はCPU1の割り込み端子INTに入力される。CPU1は、割り込み端子INTにリセット信号が与えられたことを検知すると、それまで実行していたメインルー20チンからリセットスイッチ用の初期化ルーチン(ステップS46)へ飛び、RAM3の記憶内容はそのままクリアすることなく、他の回路、例えばCPU1内のレジスタやI/Oインターフェースなどの周辺回路のみを初期化する。そして、このリセットスイッチ用の初期化ルーチンの処理を終了すると、メインルーチン45の先頭へ戻り、RAM3に記憶されているデータを用いてメイン\*

\*ルーチンの処理を再開する。

#### [0015]

【発明の効果】以上述べたように、この発明に係るCP Uのリセット回路によれば、リセットスイッチからリセット信号を入力された場合、内部RAMの記憶内容はクリアされることなくそのまま保持されるため、リセット信号が入力される前のデータを用いてメインルーチンの処理を再開することができる。

4

#### 【図面の簡単な説明】

10 【図1】この発明に係るCPUのリセット回路の実施例を示す回路図である。

【図2】前記実施例の動作を示すフローチャートであ ろ.


【図3】従来のCPUのリセット回路を示す回路図である。

【図4】前記従来回路の動作を示すフローチャートであ る。


#### 【符号の説明】


- 1 CPU
- 20 2 ROM
  - 3 RAM
  - 4 I/Oインターフェース
  - 5 パワーオンリセット回路
  - 6 リセットスイッチ
  - RST リセット端子
  - INT 割り込み端子

[図1]




【図2】





()

(



نستد